

SISTEME CU MEMORIE CACHE

Conținut laborator:

1. **Obiectivul lucrării**
2. **Noțiuni teoretice:**
 - Generalități despre memoria cache**
 - Simulatorul software pentru un sistem cu memorie cache**
3. **Cerințe laborator**
4. **Temă**

1. Obiectivul lucrării.

Lucrarea de față își propune studierea sistemelor cu memorie cache. În general memoria cache acționează ca o interfață între două componente ale sistemului de calcul care operează la viteze diferite. Plasarea acesteia se face pentru optimizarea transferului de date dintre cele două sisteme. În această lucrare se va analiza rolul memoriei cache în optimizarea transferului de instrucțiuni între memoria de program și procesor. Pentru aceasta se va analiza un sistem cu un procesor (generic) care va solicita cerere de instrucțiuni de la o memorie de program. Între ele se va interpune memoria cache care, prin timpul său de acces mult mai mic, ar trebui să crească viteza de transfer. Deși analiza care este făcută în acest laborator este dedicată unui caz particular, totuși numeroase aspecte care se întâlnesc aici sunt valabile și la alte tipuri de componente ale unui sistem de calcul între care se interfațează memorii cache. Sistemul generic de care am pomenit se va analiza în acest laborator prin intermediul unui simulator software. Cu acesta vom putea analiza metodele posibile de configurare ale memoriei cache într-un sistem și eficiența pe care acestea o au în creșterea vitezei de transfer.

Laboratorul este util pentru a înțelege cum se optimizează transferul de date între componentele unui sistem de calcul, nu numai între procesor și memoria de program, prin interpunerea memoriilor de viteză ridicată. Tot aici o să fie înțelese și tehnicile de predicție care se utilizează la ora actuală în vederea estimării viitorului bloc de date care ar fi executat de procesor, pentru ca acesta să fie transferat în memoria cache.

2. Noțiuni teoretice:

Memoria CACHE:

Ierarhizarea memoriei într-un sistem de calcul:

- registrii U.C.;
- memoria CACHE;
- memoria principală;
- disk-uri;
- benzi magnetice.

Într-un sistem de calcul se pot identifica mai multe categorii de memorii. Lista anterioară ordonează respectivele categorii în funcție de timpul de acces. O caracteristică mai exactă este dată în funcție și de următoarele performanțe:

- dimensiuni;
- viteză de lucru;
- costul unității de memorie.

Având în vedere toate acestea se pot prezenta următoarele estimări.


Timp acces	Dimensiune(capacitate)	Viteză de transfer	Cost/MB
<5ns	Zeci octeți	400MB/sec	50\$/MB
<15ns	Sute KB	400MB/sec	10\$/MB
<50ns	<1GB	100MB/sec	0.5\$/MB
<10ms	<150GB	100MB/sec	0.01\$/MB
<10mss	<1TB	100MB/sec	0.001\$/MB

Cache =ascuns.

Este o memorie de tip RAM, transparentă utilizatorului(invizibilă) care se interpune între U.C. și memoria principală a sistemului, în scopul de a micșora timpii în care o anumită informație este regăsită în memoria principală în urma apelurilor făcute de U.C.

Cache =ascuns.


Este o memorie de tip RAM, transparentă utilizatorului(invizibilă) care se interpune între U.C. și memoria principală a sistemului, în scopul de a micșora timpii în care o anumită informație este regăsită în memoria principală în urma apelurilor făcute de U.C.



În mod normal U.C. comunică cu memoria principală prin intermediul magistralelor sistemului respectiv. Deși viteza de lucru a procesorului este ridicată, o astfel de schemă conține cel puțin 2 limitări:

- ⌚ timpul de acces relativ ridicat al memoriei principale în comparație cu viteza de lucru a procesorului;
- ⌚ îngrădirea vitezei de transfer a informației pe magistralele microsistemului.

Pentru înlăturarea acestor neajunsuri proiectanții sistemului de calcul au imaginat următoarea realizare.



Dimensiunea memoriei CACHE este una limitată, de obicei fiind de zeci de ori mai mică decât dimensiunea memoriei principale.

Modalitatea de lucru este următoarea:

- ⌚ în memoria CACHE se face o copie a zonei curente de lucru în care evoluează U.C. din memoria principală;
- ⌚ atunci când U.C. lansează o adresă în vederea accesării unei locații din memoria principală în primul rând se verifică dacă conținutul respectivei locații se află în memoria CACHE:
 - dacă da(HIT) respectiva informație se preia din memoria CACHE, beneficiindu-se atât de timpul de acces mic al acestei memorii precum și de viteza de transfer ridicată dintre memorie și U.C.;
 - dacă nu(MISS) căutarea informației are loc în memoria principală, unitatea centrală așteptând transferul respectivei informații, timpul de transfer depinzând de timpul de acces în memoria principală cât și de timpul de transfer pe magistrală;

Funcționarea memoriei CACHE este direcționată de cel puțin 2 principii de natură statistică ce au în vedere execuția programului în cadrul memoriei principale.

Astfel s-a constatat statistic că pentru execuția unei rutine(portiuni de program) în care este folosită mai puțin de 10% din memoria principală procesorul poate evolua un timp care poate să ajungă la 90% din totalul timpului de procesare. Se poate enunța plecând de aici un **principiu al localizării spațiale** care afirmă că:

Dacă la un anumit moment dat procesorul utilizează o anumită locație din memoria principală este mai mult ca probabil că în secvențele următoare se vor utiliza locații vecine celei inițiale(anterioare).

Un alt **principiu** este cel al **localizării temporale**:

Enunț: Dacă la un moment dat este utilizată o anumită locație din memoria principală de către U.C. este mai mult ca probabil că peste un timp aceeași locație va fi reutilizată.

Plecând de la aceste principii atât în urma HIT-urilor cât și în urma MISS-urilor unitatea de control a structurii practic urmează să realizeze copii ale unor zone continue din memoria principală în memoria CACHE. În terminologia de specialitate aceste zone poartă denumirea

de blocuri (block), iar operația de transfer a informației este una de translatare(mapped memory).

Plecând de la această operație de translatare se întâlnesc în practică 3 tipuri de organizare a memoriei CACHE.

Două dintre acestea sunt extreme iar o alta este intermediară:

- ⌚ *direct mapped memory* =memorie CACHE organizată cu translatare directă;
- ⌚ *fully associative memory cache* =memorie realizată cu translatare asociativă completă(totală);
- ⌚ *n-way set associative memory* =memoria CACHE organizată cu translațoare pe mulțimi de n căi.


Conținutul memorie CACHE :

Funcție de modul de organizare memoria CACHE conține mai multe câmpuri dintre care doar într-unul se află copia informației din memoria principală; un câmp care apare în toate organizările este câmpul de etichetă (câmpul de TAG) prin care fiecare informație din zona de date propriu-zisă a CACHE-ului este clasificată, etichetată și funcție de care în diferite contexte se regăsește în CACHE informația căutată.


O altă zonă existentă în toate organizările este formată dintr-un singur bit prin care se validează informația corespunzătoare unei locații în cadrul memoriei CACHE.(BIT VALID).

O locație din cadrul memoriei CACHE care conține informația precizată mai sus mai poartă și denumirea de SLOT.

În mod normal memoria principală este hardware organizată astfel:



Memoria CACHE vede organizarea memorie principale într-un alt format:



Performanța memoriei CACHE

Sunt 2 indicatori prin care se pot estima performanțele unei memorii CACHE:

- 1) Primul criteriu de performanță este dat de rata hit-urilor (procentul hit-urilor) și de numărul total de acces la memorie. Numărul total de acces la memorie este format din suma numărului de hit-uri, respectiv de miss-uri.
- 2) Un al II-lea criteriu de performanță este timpul mediu (efectiv) de acces la memorie.

Formula după care se calculează acest criteriu este următoarea:

$$\frac{NR_{HIT} \times TA_{HIT} + NR_{MISS} \times TA_{MISS}}{NR_{HIT} + NR_{MISS}}$$

unde:

- NR_{HIT} este nr. de hit-uri;
- NR_{MISS} este nr. de miss-uri;
- TA_{HIT} timpul de acces în situația unui hit;
- TA_{MISS} timpul de acces în situația unui miss;

Unitatea de măsură este unitatea de timp.

Politicele de citire-scriere din (în) memoria CACHE

Aceste politici sunt incluse în logica controller-ului care realizează translatările informațiilor în memoria CACHE din memoria principală.

Practic, se au în vedere 2 situații:

- situația de citire din memoria principală;
- situația de scriere în memoria principală.

Pentru situația de citire apar 2 posibilități:

- 1) primul caz este situația de HIT –data căutată în memoria principală este regăsită în CACHE. În această situație informația respectivă este preluată din CACHE de către U.C. și nu se mai efectuează alte acțiuni suplimentare.
- 2) Un al II-lea caz este cel al MISS-urilor. În această situație informația căutată de U.C. este preluată din memoria principală, dar, asupra cache-

ului se produce o traducere a informației din memoria principală. Situația poate fi tratată de către un controler al cache-ului în 2 modalități:

- a) LOAD THROUGH –încărcarea prin acest caz presupune ca informația din memoria principală, de fapt blocul din care face parte locația căutată să fie tradus în memoria CACHE și în paralel respectiva informație este transmisă și UC-ului;
- b) Cea de-a II-a situație de tratare se realizează în felul următor:
 - ⌚ în primul rând are loc încărcarea blocului din memoria cache, preluarea făcându-se din blocul corespunzător al memoriei principale în care se află locația căutată și doar după efectuarea acestei operații are loc și transferul informațiilor către U:C. Această situație presupune că în U.C. informația căutată ajunge după suma timpilor de citire a CACHE-ului (timp de hit) + timpul de traducere a blocului din memoria principală în CACHE).

Pentru situația de scriere:

Această situație de scriere apare atunci când unitatea centrală trebuie să înscrie date în memoria principală cu date (variabile).

Apar 2 posibilități:

- 1) locația din memoria principală este tradusă și în memoria cache (își are o imagine în cache).
Un controler din memoria cache poate să acționeze în această situație în 2 moduri:
 - ⌚ write through –scriere prin (simultan se fac modificări atât în memoria cache cât și în memoria principală);
 - ⌚ write back –sistemul presupune că în primul rând este modificat blocul corespunzător din memoria cache și, de abia după finalizarea acestei operații are loc și scrierea în memoria principală.
- 2) nu există în memoria cache imagine a locației din memoria principală în care U.C. urmează să efectueze operații de scriere și pentru această situație sunt 2 posibilități de tratare din partea controller-ului cache-ului:
 - ⌚ WRITE ALLOCATE –presupune scrierea de către controller-ul cache-ului atât a blocului din cache cât și a memoriei principale.
 - ⌚ WRITE NO-ALLOCATE –scriere fără alocare, situație ce presupune doar înscrierea doar în memoria principală fără alocarea cache-ului.

Politici de înlocuire a informației în memoria cache

Practic acestea se referă la găsirea acelor sloturi libere din cache apte să primească imagini din memoria principală.

În general se cunosc 4 politici care se încadrează în cele de mai sus:

- 1) LEAST RECENTLY USED (cel mai vechi slot utilizat). Practic se identifică slotul care a fost utilizat cel mai departe în timp. Acesta urmează să fie primul care va fi folosit pentru traducerea informației din memoria principală. Pentru

implementarea acestei politici fiecărui slot din memoria cache i se atașează un numărator care în momentul scrierii respectivului slot este adus la 0 și pe parcursul trecerii timpului este incrementat.

În situația unui hit pe slotul respectiv contorul(numărătorul) este resetat și adus la 0.

- 2) FIFO (first in first out) –practic sloturile sunt înlocuite fără ca vreunul să aibă vreo proprietate specială față de celălalt, pur și simplu acestea sunt schimbate unul după celălalt.
- 3) LEAST FREQUENTLY USED (slotul cel mai rar utilizat). Pentru implementarea acestei politici fiecărui slot i se atașează un contor(numărător) care este resetat la scrierea slotului respectiv. Pe măsură ce este incrementat (la hit-uri) slotul respectiv este incrementat. Slot-urile cele mai frecvent utilizate vor avea în acest contor nr. mari iar sloturile cele mai puțin utilizate vor avea în acest contor nr. mici.
Controller-ul de memorie cache va prefera pentru situația de translatare a informației din memoria principală slot-urile din cache pentru care contorul are valori mici.
- 4) RANDOM –politica presupune ca pur aleatoriu controller-ul să decidă slotul care va fi modificat în cache.

3. Cerințe laborator.

Programul simulează comportamentul unui microprocesor plasat lângă o memorie de program și o memorie Cache. O captura de ecran din aplicație este prezentată în figura de mai jos:




Fig. Fereastra principală a simulatorului sistemului cu memorie cache

Fereastra principală a simulatorului este organizată în mai multe zone. Descrierea acestora va clarifica funcționalitatea acestuia.


- Zonă configurare memorie principală și memorie cache: conține toate opțiunile care se pot configura la memoria cache și la memoria principală: organizare, tipul memoriei cache, număr sloturi, politica de înlocuire etc.
- Zonă program: unde se editează programul care se dorește executat de procesor în simulator și de unde se pornește simularea sistemului.
- Zonă vizualizare conținut memorie principală și memorie cache: unde se poate observa modul în care este stocată informația în memoria cache și memoria principală după execuția programului sau în timpul execuției programului.
- Zonă consolă – Vizualizare rezultate simulare: în care se pot vizualiza rezultatele fiecărei etape din execuția programului. Tot aici sunt afișate și date legate de evaluarea performanțelor memoriei cache cum ar fi timpul mediu de acces sau rata hit-urilor.

În continuare se vor descrie detaliat toate zonele, prin aceasta fiind prezentate și funcțiile pe care le poate asigura simulatorul.

a. Configurarea memoriei principale și a memoriei cache

Se face prin accesarea controalelor aflate în partea de sus a ferestrei.

Setările memoriei principale sunt accesibile prin selectarea paginii „Memorie Principală” din partea de sus a ferestrei simulatorului. La memoria principală sunt disponibile următoarele opțiuni, prezentate în figura de mai jos:



Memorie Cache Memorie Principala

Organizare : 16 x 8 biti


Capacitate : 16 x 8 = 128 biti

Reprezentare : HEX

Fig. Setările memoriei principale

Prin selectarea paginii memorie principală sunt permise configurări organizării memoriei principale legate de dimensiune și de lățimea magistralei de date.

Configurarea memoriei cache se face prin selectarea paginii „Memorie Cache”. În acest moment sunt disponibile următoarele configurații:



Memorie Cache Memorie Principala

Numar Sloturi : 8 Numar Octeti pe Slot : 4

Tip Organizare Memorie : Fully Associative Nr Set : 2

Politica de Citire : Load through Politica de Scriere : Write through

Politica de Inlocuire : Least Frequently Used

Timp Acces Memorie Principala : 2500 ns Timp Raspuns : 80 ns

Fig. Setările memoriei cache

Sunt posibile următoarele setări pentru memoria cache care va fi asociată cu sistemul simulat:

- Numărul de sloturi: stabilește numărul de sloturi pe care le are memoria cache;
- Numărul de octeți pe slot: se stabilește numărul de octeți de date (sau cod) care pot fi stocate pe un slot. Acesta va fi și dimensiunea în octeți a unui bloc din memoria principală;
- Tipul organizare memorie: se referă la organizarea memoriei cache și modul de asociere între aceasta și memoria principală. Se pot selecta cele 3 tipuri și anume: total asociativă (fully associative), traducere directă (directed mapped) și n-căi asociativă (n – way associative). În cazul selecției celei de-a treia forme de asociere va fi disponibilă opțiunea Nr. Set prin care se stabilește numărul de căi;
- Politica de citire: poate fi Load through și No Load through.
- Politica de scriere: poate fi Write through, Write allocate, Write back și No write allocate;

- Politica de înlocuire: prin care se stabilește blocul de date care va fi înlocuit din memoria cache. Aceasta poate fi: înlocuire bloc de date cel mai puțin frecvent utilizat (Least frequency used), înlocuire bloc de date cel mai vechi utilizat (Least recently used), stivă FIFO (first in first out) și aleatoriu (utilizată pentru comparații ale performanțelor celorlalte metode de utilizare);
- Timpii de acces: pentru memoria cache (atunci când apar situațiile de HIT) și pentru memoria principală (când apare situația de MISS). Timpul pentru memoria principală conține timpul total necesar pentru preluarea unui bloc de date din memoria principală și scrierea acestuia în memoria cache.

b. Editarea programului pentru sistemul simulat și rularea simulatorului

Procesorul simulat este unul generic. Acesta are asociat un set de instrucțiuni al căror obiectiv este numai acela de a ilustra modul în care se lucrează cu memoria Cache. Aceste instrucțiuni sunt următoarele:

Instrucțiune ¹	Cod instrucțiune (spațiu ocupat în memoria de program)	Starea număratorului de program după executarea acestei instrucțiuni
LD	01h (1 octet în memoria de program)	PC+1 (se execută instrucțiunea următoare)
LD (n16),n8	11h n16 _H n16 _L n8 (4 octeți în memoria de program) ²	PC+4 (se execută instrucțiunea următoare)
JMP n8	02h n8 (2 octeți în memoria de program)	PC+n8 (se face un salt și se execută instrucțiunea aflată la n8 adrese de cea curentă)
LOOP n8,m8	03h n8 m8 (3 octeți în memoria de program)	PC-n8 x m8 (se face un salt și se execută blocul de instrucțiuni începând cu n8 poziții înapoi față de adresa curentă până la adresa curentă de m8 ori)
END	AAh (1 octet în memoria de program)	Sfârșitul programului (execuție suspendată)

¹Subliniem din nou că instrucțiunile nu au alt efect decât acela de a ilustra cum sunt alocate în memoria de program și cum vor fi preluate de memoria Cache.

² Simbolurile n8 și m8 reprezintă numere pe 8 biți, în hexazecimal, întotdeauna scrise pe 2 cifre

Simbolul n16 reprezintă un număr pe 16 biți, în hexazecimal, întotdeauna scris pe 4 cifre.

Programele constituite din aceste instrucțiuni se vor scrie în partea editabilă a zonei program. În zona needitabilă, din dreptul fiecărei linii, sunt scrise adresele în memoria de program unde va fi depus codul instrucțiunilor. Așa cum se poate observa și în figura de mai jos, instrucțiunile care ocupă în memoria de program mai mult de un octet (de exemplu LD (n16) sau JMP) vor fi urmate de instrucțiuni plasate la adrese care

inclus deplasamentul dat de dimensiunea primelor. De exemplu, instrucțiunea LD (1000),77 care este plasată începând cu adresa 0000h în memoria de program va fi urmată de o instrucțiune LD care este plasată la adresa 0004h. Aceasta deoarece instrucțiunea LD (1000),77 este pe 4 octeți.

Orice program trebuie să se termine cu instrucțiunea END.

După editarea programului, simulatorul este pornit prin acționarea unuia din cele două butoane de pornire aflate în partea de jos a ferestrei.

Dacă se apasă butonul din stânga, atunci programul va fi rulat în totalitate până la întâlnirea instrucțiunii END.




Fig. Zona editare program și rulare simulator

În cazul în care se apasă butonul din dreapta, se va rula o singură operație pe care procesorul o va face (preluarea unui bloc de date din memoria principală sau preluarea unui octet din memoria Cache). Prin apăsarea butonului Stop (pătrat) se poate oricând inițializa sistemul pentru o eventuală repornire a programului.

c. Vizualizarea rezultatelor

La rularea simulatorului pot fi urmărite următoarele:

- Starea curentă a memoriei principale, modul în care aceasta este vizibilă de memoria cache deci organizarea acesteia la nivel de blocuri;
- Starea curentă a memoriei cache, distribuirea datelor în sloturi, sloturile ocupate și sloturile libere.

V	TAG	DATA	ADRR	DATA
1	00	77	0000	11
1	04	01 01 01 01	0001	10
1	08	01 01 01 03	0002	00
1	0C	03 02 AA FF	0003	77
0	FF	FF FF FF FF	0004	01
0	FF	FF FF FF FF	0005	01
0	FF	FF FF FF FF	0006	01
0	FF	FF FF FF FF	0007	01
			0008	01
			0009	01
			000A	01

Fig. Vizualizarea conținutului memoriei cache (stânga) și memoriei principale (dreapta)

La memoria cache (figura de mai sus) sunt afișate: validitatea unui slot, în sensul disponibilității datelor din el, dacă a fost sau nu scris, TAG-ul ca valoare pentru fiecare slot în parte și data care se află stocată în slot.

Memoria principală are afișate adresa și data conținută la fiecare locație. Blocurile de date sunt reprezentate în culori diferite.

De asemenea, în consola din partea de jos a ferestrei principale se dă un raport, pentru fiecare operație în parte care s-a executat.

Raportul are următoarea structură, prezentată în listingul următor:

START PROGRAM

```

Actiune UC      | Rez Cache | Timp | Comentarii
Citire instructiune adresa: 0000h | MISS | 2500 |Se depun in cache locatiile 0000 - 0003 adica : 11 10
00 77
Citire instructiune adresa: 0001h | HIT | 80 |Se citeste din MC
Citire instructiune adresa: 0002h | HIT | 80 |Se citeste din MC
Citire instructiune adresa: 0003h | HIT | 80 |Se citeste din MC
Citire instructiune adresa: 0004h | MISS | 2500 |Se depun in cache locatiile 0004 - 0007 adica : 01 01
01 01
Citire instructiune adresa: 0005h | HIT | 80 |Se citeste din MC
Citire instructiune adresa: 0006h | HIT | 80 |Se citeste din MC
Citire instructiune adresa: 0007h | HIT | 80 |Se citeste din MC
Citire instructiune adresa: 0008h | MISS | 2500 |Se depun in cache locatiile 0008 - 000B adica : 01 01
01 03
Citire instructiune adresa: 0009h | HIT | 80 |Se citeste din MC
Citire instructiune adresa: 000Ah | HIT | 80 |Se citeste din MC
Citire instructiune adresa: 000Bh | HIT | 80 |Se citeste din MC
Citire instructiune adresa: 000Ch | MISS | 2500 |Se depun in cache locatiile 000C - 000F adica : 03 02
AA FF
Citire instructiune adresa: 000Dh | HIT | 80 |Se citeste din MC

```

```

-----
Citire instructiune adresa: 0008h | HIT | 80 |Se citeste din MC
Citire instructiune adresa: 0009h | HIT | 80 |Se citeste din MC
Citire instructiune adresa: 000Ah | HIT | 80 |Se citeste din MC
Citire instructiune adresa: 0008h | HIT | 80 |Se citeste din MC
Citire instructiune adresa: 0009h | HIT | 80 |Se citeste din MC
Citire instructiune adresa: 000Ah | HIT | 80 |Se citeste din MC
-----

```

```

-----
Citire instructiune adresa: 000Eh | HIT | 80 |Se citeste din MC
-----

```

```

=====
|          BILANT          |
| Numar HIT-uri = 17      |
| Numar MISS-uri = 4     |

```

```

/=====
=|
|    PERFORMANTELE MemorieiCache FOLOSITE    |
|=====
|=|
| Rata HIT-urilor = 0.8095238095238095
| Timpul mediu de acces = 1836.1904761904761

```

Partea cea mai consistentă a acestui raport este constituită de prezentarea fiecărei operații pe care sistemul o execută. Astfel, sunt prezentate acțiunile solicitate de procesor, adresa memoriei de program de unde se solicită preluarea octetului, rezultatul căutării acelei adrese în memoria cache (HIT sau MISS) timpul necesar pentru efectuarea operației de citire a octetului (din memoria principală sau din memoria cache), precum și operația pe care o face sistemul pentru a răspunde solicitării procesorului.

```

Citire instructiune adresa: 0000h | MISS | 2500 |Se depun in cache locatiile 0000 - 0003 adica : 11 10
00 77
Citire instructiune adresa: 0001h | HIT | 80 |Se citeste din MC

```

În cazul în care rezultatul căutării în memoria cache este MISS se va prezenta blocul de date care va fi transferat din memoria principală și locațiile la care se găsește acesta. După terminarea execuției programului raportul se termină cu un bilanț în care sunt totalizate numărul de eșecuri și de succese (MISS și HIT) la căutarea datelor în memoria cache și sunt făcute estimări legate de performanțele memoriei cache prin calcularea ratei HIT-urilor și a timpului mediu de acces.

Cerințe laborator

1. Se vor analiza cele trei metode de organizare a memoriei cache: total asociativă, traducere directă și n-căi asociativă. Se va urmări modul în care este vizibilă memoria principală la fiecare metodă de organizare. De asemenea se vor analiza politicile de înlocuire: least recently used, least frequency used, FIFO.
2. Se vor face următoarele setări ale memoriei cache:

Număr sloturi	4
Număr octeți pe slot	4
Tip organizare memorie	Fully associative
Politica de citire	Load through
Politica de înlocuire	Least frequency used
Timp de acces MISS	2500 ns
Timp de acces HIT	80 ns

Începând cu adresa 0000h se va scrie următorul program:

```
LD
LD
LD
LD
LD
LD
LD
LD
LOOP 03,02
LD
END
```

Se va rula programul, se vor analiza rezultatele obținute.

START PROGRAM

Actiune UC	Rez Cache	Timp	Comentarii
Citire instructiune adresa: 0000h	MISS	2500	Se depun in cache locatiile 00 - 0003 adica : 01 01 01 01
Citire instructiune adresa: 1h	HIT	80	Se citeste din MC
Citire instructiune adresa: 2h	HIT	80	Se citeste din MC
Citire instructiune adresa: 3h	HIT	80	Se citeste din MC
Citire instructiune adresa: 0004h	MISS	2500	Se depun in cache locatiile 04 - 0007 adica : 01 01 01 03
Citire instructiune adresa: 5h	HIT	80	Se citeste din MC
Citire instructiune adresa: 6h	HIT	80	Se citeste din MC
Citire instructiune adresa: 7h	HIT	80	Se citeste din MC
Citire instructiune adresa: 0008h	MISS	2500	Se depun in cache locatiile 08 - 000B adica : 03 02 01 AA
Citire instructiune adresa: 9h	HIT	80	Se citeste din MC

Citire instructiune adresa: 4h	HIT	80	Se citeste din MC
Citire instructiune adresa: 5h	HIT	80	Se citeste din MC
Citire instructiune adresa: 6h	HIT	80	Se citeste din MC
Citire instructiune adresa: 4h	HIT	80	Se citeste din MC
Citire instructiune adresa: 5h	HIT	80	Se citeste din MC
Citire instructiune adresa: 6h	HIT	80	Se citeste din MC

Citire instructiune adresa: 10h	HIT	80	Se citeste din MC
Citire instructiune adresa: 11h	HIT	80	Se citeste din MC

```
=====
|          BILANT          |
| Numar HIT-uri = 15      |
| Numar MISS-uri = 3     |
```

3.

Cu memoria principală având organizarea 512x8 se vor face următoarele setări la memoria cache:

Număr sloturi	4
Număr octeți pe slot	4
Tip organizare memorie	Fully associative
Politica de citire	Load through
Politica de înlocuire	Least frequency used
Timp de acces MISS	2500 ns
Timp de acces HIT	80 ns

Se va scrie programul:

```
LD
LD
LD
LOOP 03,02
LD
LD
LD
LD
LD
LD
LD
LD
LD
LD
LD
LD
LD
LD
LD
END
```

Se va rula simulatorul și se vor observa rezultatele. Care sunt sloturile din memoria cache care au fost înlocuite, pe parcursul rulării programului?

START PROGRAM

```
Actiune UC          | Rez Cache | Timp | Comentarii
Citire instructiune adresa: 0000h | MISS    | 2500 |Se depun in cache locatiile 0000 - 0003 adica : 01 01 01 03
Citire instructiune adresa: 1h   | HIT     | 80   |Se citeste din MC
Citire instructiune adresa: 2h   | HIT     | 80   |Se citeste din MC
Citire instructiune adresa: 3h   | HIT     | 80   |Se citeste din MC
Citire instructiune adresa: 0004h | MISS    | 2500 |Se depun in cache locatiile 0004 - 0007 adica : 03 02 01 01
Citire instructiune adresa: 5h   | HIT     | 80   |Se citeste din MC
-----
Citire instructiune adresa: 0h   | HIT     | 80   |Se citeste din MC
```

Citire instructiune adresa: 1h | HIT | 80 | Se citeste din MC
 Citire instructiune adresa: 2h | HIT | 80 | Se citeste din MC
 Citire instructiune adresa: 0h | HIT | 80 | Se citeste din MC
 Citire instructiune adresa: 1h | HIT | 80 | Se citeste din MC
 Citire instructiune adresa: 2h | HIT | 80 | Se citeste din MC

 Citire instructiune adresa: 6h | HIT | 80 | Se citeste din MC
 Citire instructiune adresa: 7h | HIT | 80 | Se citeste din MC
 Citire instructiune adresa: 0008h | MISS | 2500 | Se depun in cache locatiile 0008 - 000B adica : 01 01 01
 Citire instructiune adresa: 9h | HIT | 80 | Se citeste din MC
 Citire instructiune adresa: 10h | HIT | 80 | Se citeste din MC
 Citire instructiune adresa: 11h | HIT | 80 | Se citeste din MC
 Citire instructiune adresa: 000Ch | MISS | 2500 | Se depun in cache locatiile 000C - 000F adica : 01 01 01 01
 Citire instructiune adresa: 13h | HIT | 80 | Se citeste din MC
 Citire instructiune adresa: 14h | HIT | 80 | Se citeste din MC
 Citire instructiune adresa: 15h | HIT | 80 | Se citeste din MC
 Citire instructiune adresa: 0010h | MISS | 2500 | Se depun in cache locatiile 0010 - 0013 adica : 01 01 AA FF
 Citire instructiune adresa: 17h | HIT | 80 | Se citeste din MC
 Citire instructiune adresa: 18h | HIT | 80 | Se citeste din MC

=====

BILANT	
Numar HIT-uri =	20
Numar MISS-uri =	5

4.
 Pentru aceeași organizare și același program, se vor face următoarele setări pentru memoria cache:

Număr sloturi	4
Număr octeți pe slot	4
Tip organizare memorie	Fully associative
Politica de citire	Load through
Politica de înlocuire	Least recently used
Timp de acces MISS	2500 ns
Timp de acces HIT	80 ns

Se va rula simulatorul. Se vor analiza rezultatele obținute. Care sunt sloturile care au fost scrise în acest caz?

5.
 Pentru memoria principală cu organizarea 32x8. Se vor seta următoarele opțiuni pentru memoria cache:

Număr sloturi	4
Număr octeți pe slot	4
Tip organizare memorie	Direct memory mapped

Citire instructiune adresa: 0009h		HIT		80		Se citeste din MC
Citire instructiune adresa: 000Ah		HIT		80		Se citeste din MC
Citire instructiune adresa: 000Bh		HIT		80		Se citeste din MC
Citire instructiune adresa: 000Ch		MISS		2500		Se depun in cache locatiile 000C - 000F adica : 01 01
01 01						
Citire instructiune adresa: 000Dh		HIT		80		Se citeste din MC
Citire instructiune adresa: 000Eh		HIT		80		Se citeste din MC
Citire instructiune adresa: 000Fh		HIT		80		Se citeste din MC
Citire instructiune adresa: 0010h		MISS		2500		Se depun in cache locatiile 0010 - 0013 adica : 01 01
01 01						
Citire instructiune adresa: 0011h		HIT		80		Se citeste din MC
Citire instructiune adresa: 0012h		HIT		80		Se citeste din MC
Citire instructiune adresa: 0013h		HIT		80		Se citeste din MC
Citire instructiune adresa: 0014h		MISS		2500		Se depun in cache locatiile 0014 - 0017 adica : 01 03
03 03						
Citire instructiune adresa: 0015h		HIT		80		Se citeste din MC
Citire instructiune adresa: 0016h		HIT		80		Se citeste din MC
Citire instructiune adresa: 0017h		HIT		80		Se citeste din MC

Citire instructiune adresa: 0012h		MISS		2500		Se depun in cache locatiile 0010 - 0013 adica : 01 01
01 01						
Citire instructiune adresa: 0013h		HIT		80		Se citeste din MC
Citire instructiune adresa: 0014h		MISS		2500		Se depun in cache locatiile 0014 - 0017 adica : 01 03
03 03						
Citire instructiune adresa: 0012h		MISS		2500		Se depun in cache locatiile 0010 - 0013 adica : 01 01
01 01						
Citire instructiune adresa: 0013h		HIT		80		Se citeste din MC
Citire instructiune adresa: 0014h		MISS		2500		Se depun in cache locatiile 0014 - 0017 adica : 01 03
03 03						
Citire instructiune adresa: 0012h		MISS		2500		Se depun in cache locatiile 0010 - 0013 adica : 01 01
01 01						
Citire instructiune adresa: 0013h		HIT		80		Se citeste din MC
Citire instructiune adresa: 0014h		MISS		2500		Se depun in cache locatiile 0014 - 0017 adica : 01 03
03 03						

Citire instructiune adresa: 0018h		MISS		2500		Se depun in cache locatiile 0018 - 001B adica : 01 01
AA FF						
Citire instructiune adresa: 0019h		HIT		80		Se citeste din MC
Citire instructiune adresa: 001Ah		HIT		80		Se citeste din MC

=====

	BILANT	
	Numar HIT-uri = 23	
	Numar MISS-uri = 13	

Temă

6. Pentru programul de la punctul 2, să se repete simularea cu modul de organizare al memoriei cache schimbat în 2 cai asociativă.

7. Se dă următorul program:

LD

[illegible]

Pentru un sistem cu memorie principală cu organizarea 32×8 să se simuleze comportamentul sistemului pentru o memorie cache cu următoarele caracteristici:

Număr sloturi	8
Număr octeți pe slot	2
Tip organizare memorie	Fully associative
Politica de citire	Load through
Politica de înlocuire	Least frequency used
Timp de acces MISS	2500 ns
Timp de acces HIT	80 ns

Număr sloturi	8
Număr octeți pe slot	2
Tip organizare memorie	Fully associative
Politica de citire	Load through
Politica de înlocuire	Least recently used
Timp de acces MISS	2500 ns
Timp de acces HIT	80 ns

Număr sloturi	4
Număr octeți pe slot	2

Tip organizare memorie	Fully associative
Politica de citire	Load through
Politica de înlocuire	Least frequency used
Timp de acces MISS	2500 ns
Timp de acces HIT	80 ns

Număr sloturi	4
Număr octeți pe slot	2
Tip organizare memorie	Fully associative
Politica de citire	Load through
Politica de înlocuire	Least recently used
Timp de acces MISS	2500 ns
Timp de acces HIT	80 ns

Număr sloturi	8
Număr octeți pe slot	2
Tip organizare memorie	Directed mapped
Politica de citire	Load through
Politica de înlocuire	Least frequency used
Timp de acces MISS	2500 ns
Timp de acces HIT	80 ns

Număr sloturi	4
Număr octeți pe slot	2
Tip organizare memorie	2-way associative
Politica de citire	Load through
Politica de înlocuire	Least recently used
Timp de acces MISS	2500 ns
Timp de acces HIT	80 ns

8.

Un calculator are memoria principală de 1Gb și memoria cache L2 cu organizarea 4 way asociative, 32 sloturi cu 8 octeți pe fiecare slot. Să se analizeze modul în care este organizată memoria principală din perspectiva transferului între aceasta și memoria cache.